กลุ่มพันธมิตรผู้ผลิตเซมิคอนดักเตอร์ระดับโลกประกาศความก้าวหน้าของสถาปัตยกรรม Chiplet และมาตรฐานการเชื่อมต่อ UCIe (Universal Chiplet Interconnect Express) ซึ่งกำลังก้าวขึ้นมาเป็นสถาปัตยกรรมหลักในการออกแบบชิปประมวลผลสำหรับงาน Edge AI Inference และอุปกรณ์อัจฉริยะยุคใหม่
แก้ปัญหาข้อจำกัดทางกายภาพของชิปชิ้นเดียว
แนวทางการออกแบบชิปเล็ตช่วยทลายข้อจำกัดของการผลิตชิปแบบดั้งเดิม (Monolithic Die) ด้วยการแยกส่วนประมวลผล เช่น คอร์ CPU, GPU, NPU และหน่วยความจำ ออกเป็นโมดูลย่อยขนาดเล็กที่ผลิตจากกระบวนการผลิต (Nodes) ที่เหมาะสมที่สุด แล้วนำมาประกอบรวมกันบนแพ็กเกจจิ้งขั้นสูงแบบ 2.5D และ 3D Packaging ซึ่งช่วยเพิ่มอัตราผลผลิต (Yield Rate) และลดต้นทุนการผลิตลงอย่างมาก
รองรับการประมวลผล AI บนอุปกรณ์ปลายทาง
ด้วยประสิทธิภาพการส่งผ่านข้อมูลความเร็วสูงและความหน่วงต่ำของมาตรฐาน UCIe ทำให้อุปกรณ์ปลายทาง เช่น สมาร์ตโฟน หุ่นยนต์บริการ ยานยนต์ไร้คนขับ และกล้องวงจรอัจฉริยะ สามารถประมวลผลโมเดล AI ได้โดยตรงบนตัวเครื่อง (On-device AI) โดยใช้พลังงานต่ำลงและไม่ต้องพึ่งพาการส่งข้อมูลขึ้นไปประมวลผลบนคลาวด์ตลอดเวลา
ความยืดหยุ่นและการต่อยอดสู่อุปกรณ์เฉพาะทาง
สถาปัตยกรรมชิปเล็ตยังช่วยให้นักออกแบบฮาร์ดแวร์สามารถปรับแต่งชิปประมวลผลให้ตรงกับความต้องการเฉพาะทางได้อย่างรวดเร็ว โดยการสลับเปลี่ยนโมดูลประมวลผลย่อยได้ตามความเหมาะสม ซึ่งช่วยลดระยะเวลาในการนำผลิตภัณฑ์ใหม่ออกสู่ตลาด (Time-to-Market) ได้อย่างมีนัยสำคัญ
ข้อเท็จจริงสำคัญ
- สถาปัตยกรรม Chiplet ก้าวสู่มาตรฐานหลักด้วยอินเทอร์เฟซสากล UCIe
- ใช้เทคโนโลยี 2.5D และ 3D Packaging เพื่อรวมโมดูลประมวลผลย่อยเข้าด้วยกัน
- ช่วยเพิ่มอัตราผลผลิต (Yield Rate) และลดต้นทุนเมื่อเทียบกับชิปเดี่ยวแบบดั้งเดิม
- เพิ่มประสิทธิภาพการประมวลผล Edge AI บนตัวอุปกรณ์โดยใช้พลังงานต่ำลง